ID de l'article: 000080092 Type de contenu: Dépannage Dernière révision: 03/07/2015

Pourquoi puis-je voir une fmax faible restriction lors de l’utilisation d’un accumulateur en virgule flottante dans Arria bloc 10 DSP ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les conceptions ciblant Arria le mode à virgule flottante de 10 blocs DSP et où vous configurez un bloc DSP pour fonctionner en mode de multiplication et de prélassement. Vous peut voir ce problème si votre conception utilise le ALTERA_FP_ACC_CUSTOMER cœur IP. Lla spécification fMAX attendue lorsqu’elle est entièrement pipelineée dépasse 400 MHz. Dans le Quartus II logiciel 15.0, la fMAX limitée réelle est de ~298 MHz.

    Résolution

    Lorsque vous utilisez le bloc DSP multipliant le mode de l’inflicable, utilisez l’outil DSPBA pour générer un circuit qui en tire parti dans le bloc avancé DSP Builder.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.