ID de l'article: 000080083 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi vois-je des violations de la synchronisation de récupération ou de retrait sur le alt_cal_edge_detect_clk d’horloge créé automatiquement ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 11.1 et antérieure du logiciel Quartus® II, une contrainte de synchronisation manquante sur l’horloge dans la logique de alt_cal_edge_detect_clk l’émetteur-récepteur peut entraîner des violations de la synchronisation de récupération et de retrait. Les contraintes pour alt_cal_edge_detect_clk sont automatiquement créées par le logiciel Quartus II.

Résolution

Pour contourner ce problème, ajoutez la contrainte suivante à vos contraintes de conception Synopsys (. sdc) fichier :

set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_clk}]

Ce problème est résolu à partir du logiciel Quartus II version 11.1 SP1.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.