Lors de la comparaison des signaux sondés sur le périphérique de mémoire et les broches du FPGA, on observe sur l’oscillœur que les signaux des broches FPGA possèdent de sérieux déchirements par rapport aux signaux des broches de la mémoire. Cela est dû à l’effet de package, comme expliqué ci-dessous :
FPGA:
1. Le package de FPGA a des traces très longues (par exemple ~50-150ps dans Stratix® V).
2. La capacité est élevée dans la mémoire tampon en raison des différentes normes d’E/S prises en charge par le FPGA.
Composant de mémoire séparée :
1. La trace du package est relativement courte (~10-30ps).
2. La capacité est beaucoup plus faible (généralement 1,8pF) dans la mémoire tampon.
Dans FPGAs, le signal est résilié à la mémoire tampon de l’E/S et non à la broche. En raison de la grande longueur de la trace du conditionnement, la sonisation à la FPGA broche est comme une sondage au milieu d’une ligne de transmission avec résiliation inhabituelle. C’est pourquoi les différences sont visibles sur le champ d’application. Comme la trace du conditionnement de la mémoire est considérablement plus courte que celle de la FPGA, le signal de la broche de mémoire semble bien meilleur avec moins de recueillement.
Si le même signal est simulé à l’aide d’un outil de simulation de carte (tel que Hyperlynx), il peut être constaté que ces effets sont effacés lors de l’observation du signal à la mémoire tampon d’E/S. C’est pourquoi Altera recommande aux clients d’effectuer des simulations au niveau de la carte pour ISI et de la parole croisée au lieu de les mesurer directement.
Pour plus d’informations sur la simulation de la carte mère et le calcul de l’intégrité du signal de canal, reportez-vous à la page suivante sur Intel FPGA Wiki : Measuring Channel Signal Integrity (HTML)