ID de l'article: 000080016 Type de contenu: Dépannage Dernière révision: 11/09/2012

Ai-je accès aux emplacements de mémoire utilisés pour stocker le schéma de données d’écriture utilisé dans l’étalonnage des mémoires DDR, DDR2, DDR3 High performance Controller ou Altmemphy en mode utilisateur ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les adresses de la banque de mémoire 0, de la ligne 0 et de la colonne 0 à 55 magasins sont d’étalonnage. Vous avez accès à ces emplacements de mémoire en mode utilisateur.

Si vous réinitialisez le contrôleur, le processus d’étalonnage redémarre et vous perdrez les données aux emplacements de mémoire mentionnés ci-dessus, car les données d’étalonnage seront à nouveau écrites.

Produits associés

Cet article concerne 8 produits

FPGA Cyclone® III
FPGA Arria® GX
FPGA Stratix® II GX
FPGA Stratix® II
FPGA Stratix® II GX
FPGA Stratix® III
FPGA Arria® II GX
FPGA Stratix® IV E

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.