ID de l'article: 000079984 Type de contenu: Dépannage Dernière révision: 01/05/2013

Certaines broches d’E/S doivent être mise à la terre pour Cyclone opération du contrôleur mémoire dure V

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits DDR2, DDR3 et LPDDR2.

    Le fichier pin-out Cyclone V identifie certaines broches d’E/S générales que vous devez vous connecter à la terre lors de l’utilisation de l’interface de la mémoire dure sur Cyclone périphériques V. Si vous n’avez pas broyé ces broches, votre conception peut bénéficier d’une augmentation de la transphonie entre les E/S voisins ou d’une réduction capacité de fréquence maximale.

    Résolution

    Il n’y a pas de solution à ce problème.

    Ce problème ne sera pas résolu.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.