ID de l'article: 000079968 Type de contenu: Dépannage Dernière révision: 08/09/2014

Dans quelles conditions le PHY de latence déterministe pourrait-il ne pas atteindre rx_syncstatus lors de l’implémentation du protocole OBSAI dans Cyclone périphériques V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors de l’implémentation du protocole OBSAI à l’aide du PHY de latence déterministe sur les périphériques Cyclone® V, il est possible que vous n’atteigniez pas rx_syncstatus lorsque des modèles d’inactivité, de IDLE_ACK et de IDLE_REQ sont envoyés pendant le processus de mise en relation. Vous pouvez atteindre la synchronisation en retriggant rx_patternalign ou en mettant en avant rx_digitalreset.

Cela s’applique au PHY de latence déterministe possédant la configuration suivante.

  • Débit de données : 3,072 Gbit/s
  • Largeur de données PMA-PCS : 20 bits

Articles apparentés

Produits associés

Cet article concerne 4 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V ST

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.