ID de l'article: 000079961 Type de contenu: Dépannage Dernière révision: 30/10/2013

Pourquoi est-ce que je vois des violations de synchronisation du signal altera_reserved_tck lors de l’utilisation d’un contrôleur SDRAM DDR3 avec UniPHY ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 12.1sp1 du logiciel Quartus® II et avant, lorsque vous synchronisez un contrôleur SDRAM DDR3 avec UniPHY, il est possible que vous obteniez une violation de la synchronisation de prise pour altera_reserved_tck . La raison de cette violation est que le logiciel Quartus II ne reconnaît pas le débit JTAG comme une horloge.

    Résolution

    Pour contourner cette violation, attribuez l’horloge à un réseau d’horloge en utilisant le fichier de paramètres Quartus (.qsf) suivant :

    set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to "altera_internal_jtag~TCKUTAP".

    Ce problème a été résolu à partir de la version 13.0 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.