ID de l'article: 000079959 Type de contenu: Messages d'erreur Dernière révision: 06/02/2014

Erreur (15629) : le « peigne~6 » d’Atom dépend des ports d’entrée non connectés

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP pour reconfig PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez voir l’erreur lors de l’instanciation de l’IP de reconfiguration de la PLL Altera® et de l’activation de la synthèse physique dans le logiciel Quartus® II.

    Résolution

    Modifiez le fichier altera_pll_reconfig_core.v comme indiqué ci-dessous :

    1. Trouver la définition du module generic_lcell_comb
    2. Ajoutez (* altera_attribute = « -name ADV_NETLIST_OPT_ALLOWED \"NEVER ALLOW\" » *) avant le mot-clé module.

    Ce problème est résolu dans la version 13.1 du logiciel Quartus®.

    Articles apparentés

    Produits associés

    Cet article concerne 14 produits

    FPGA SoC Cyclone® V SE
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Cyclone® V ST

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.