ID de l'article: 000079941 Type de contenu: Dépannage Dernière révision: 16/08/2012

tableau de brochage Stratix V : problèmes connus

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Problème 63753 :  Tableaux des broches de tous les appareils Stratix V datant de juillet 2012 et antérieurs

Les fichiers épinglés ne montrent pas que DCLK peut être utilisé comme E/S par l’utilisateur après la configuration lorsque le mode de configuration est un mode Actif.  DCLK peut être utilisé comme broche d’E/S régulière après la configuration lorsque le mode de configuration est un mode Actif

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.