ID de l'article: 000079902 Type de contenu: Dépannage Dernière révision: 29/08/2012

L’horloge de sortie du PLL est-elle peut-être imprécable dans le modèle de comportement de la PLL pour Cyclone périphérique IV ?

Environnement

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, l’horloge de sortie PLL peut être imprécable dans certaines conditions du modèle de comportement PLL du périphérique Cyclone IV. C’est parce que le modèle de comportement PLL ne calcule que la fréquence de sortie basée sur le facteur de multiplication d’horloge et le facteur de division qui pourraient manquer certaines des valeurs fractionnelles.

     

    Par exemple :

    L’horloge d’entrée est de 125 MHz, le facteur de multiplication est de 125 et le facteur de division est de 1536, la période de sortie PLL est de 98286ps par simulation. Cependant, l’horloge de sortie PLL devrait être 10,172526MHz/98304ps.

    Résolution

    En tant que solution de contournement, l’utilisateur peut activer la fonctionnalité PLL avancée dans l’interface utilisateur, de sorte que le modèle de comportement PLL puisse calculer plus précis à l’aide du paramètre avancé.

    Le problème devrait être résolu dans Quartus ® II version 12.1 du logiciel.

     

    Produits associés

    Cet article concerne 2 produits

    Cyclone® IV FPGAs
    Cyclone® IV GX FPGA

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.