ID de l'article: 000079826 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi les broches mem_dm ne sont-ils pasconsformées dans ma conception DDR2 UniPHY Stratix III dans 11.1 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Stratix® III DDR2 UniPHY utilise des modèles de synchronisation macro pour les broches DQ et DM afin qu’aucune contrainte de retard de sortie ne soit nécessaire pour ces broches. Comme ces broches ne sont pas entraînées, les chemins vers ces sorties doivent être coupés dans le fichier SDC. Megawizard ajoute automatiquement les affectations de chemin de raccourci dans la SDC pour les broches DQ, mais ne les ajoute pas pour les broches DM menant au message de chemin non contraint. 
    Résolution Si vous ne voulez pas que les broches DM apparaissent comme non entraînées, vous pouvez ajouter le chemin d’accès coupé au fichier SDC tout comme les broches DQ. Que ce soit ou non, cela n’a pas d’impact sur l’implémentation réelle de la conception.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® III

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.