ID de l'article: 000079775 Type de contenu: Dépannage Dernière révision: 13/03/2013

À quelle horloge les signaux d’état tx_ready et rx_ready sont-ils synchrones dans le cœur IP de l’émetteur-récepteur Altera ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Les signaux d’état tx_ready et rx_ready sont synchrones au phy_mgmt_clk tels qu’ils sont générés par le contrôleur de réinitialisation embarqué qui s’exécute hors du phy_mgmt_clk.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.