ID de l'article: 000079703 Type de contenu: Dépannage Dernière révision: 31/10/2013

Erreur de répartition des broches contradictoire avec UART0

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si votre conception HPS a été créée avec Qsys v13.0 ou une version antérieure, et vous l’ouvrez dans v13.0 SP1 ou une version ultérieure, il est possible que vous voyiez un message d’erreur semblable à ce qui suit :

    The selected peripheral UART0 and are conflicting.

    En v13.0 et antérieurs, le composant IP soft IP HPS pour le Arria V SoC HPS a des définitions de jeu de broches incorrectes. Affectations des broches UART0 dans les HPS I/O Set 0 et HPS I/O Set 2, les ensembles sont à l’avant-derniers. Lorsque vous ouvrez une conception créée avec les définitions incorrectes du jeu d’broches, le modèle permuté l’emplacement des broches s’entrecroise avec d’autres broches de composant.

    Résolution

    Pour contourner ce problème, suivez les étapes suivantes :

    1. Ouvrez votre conception SoC HPS à Qsys.
    2. Modifiez le composant HPS.
    3. Ouvrez la page du multiplexage des broches périphériques.
    4. Modifier le multiplexage de broche UART0 à partir de HPS Jeu d’E/S 0 sur HPS I/O Set 2, ou vice-versa.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Arria® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.