ID de l'article: 000079680 Type de contenu: Dépannage Dernière révision: 01/07/2014

Pourquoi les descriptions des signaux tx_path_delay_10g_data et tx_path_delay_1g_data font-ils référence à une largeur de données de 16/22 pour les périphériques Arria V et Stratix V dans le Guide de l’utilisateur MAC 10G Ethernet faible la...

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’une erreur dans le tableau 5-16 : IEEE 1588v2 Egress Transmit Signals (Signaux de transmission de l’Egress) du Guide de l’utilisateur MAC 10G Altera® faible latence, les descriptions des signaux tx_path_delay_10g_data et tx_path_delay_1g_data font référence à une largeur de données de 16/22 pour les périphériques Arria® V et Stratix® V.

    tx_path_delay_10g_data tx_path_delay_1g_data signal signal doit se référer à une largeur de données du 21/15.

    Résolution

    Ce problème sera résolu dans une version ultérieure du Guide de l’utilisateur MAC 10G Ethernet à faible latence (PDF).

    Produits associés

    Cet article concerne 7 produits

    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA SoC Arria® V ST
    FPGA Stratix® V GX
    FPGA Stratix® V GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.