ID de l'article: 000079646 Type de contenu: Dépannage Dernière révision: 23/12/2014

L’horloge de référence de l’émetteur-récepteur doit-elle être stable avant l’étalonnage ATX PLL sur Stratix V GX/T et Arria les périphériques V GZ ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Oui, l’horloge de référence doit être stable avant l’étalonnage ATX PLL sur Stratix® V GX/T et Arria® Périphériques V GZ. L’étalonnage ATX PLL est automatiquement effectué après la configuration du périphérique.
Résolution

Si l’horloge de référence de l’émetteur-récepteur n’est pas stable pendant l’étalonnage ATX PLL, l’étalonnage peut tomber en panne. Pour redémarrer manuellement l’étalonnage PLL ATX, vous devez utiliser l’espace de registre mis en mappé de la mémoire Avalon dans le contrôleur de reconfiguration de l’émetteur-récepteur.

Veuillez consulter la section d’étalonnage ATX PLL du Guide de l’utilisateur IP de l’émetteur-récepteur PHY pour plus de détails sur ces registres.

Articles apparentés

Produits associés

Cet article concerne 5 produits

FPGA Stratix® V
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Stratix® V GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.