ID de l'article: 000079611 Type de contenu: Dépannage Dernière révision: 10/10/2011

Le compilateur IP pour testbench VHDL généré par PCI Express Qsys ne peut pas simuler

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Qsys ne peut pas générer de testbench VHDL fonctionnel pour une IP Compilateur pour PCI Express.

Ce problème affecte tous les compilateurs IP pour les variantes PCI Express généré en Qsys avec un testbench VHDL.

Résolution

Pour éviter ce problème, générer et simuler votre conception avec le testbench HDL Verilog.

Ce problème sera résolu dans une version ultérieure du compilateur IP pour PCI Express.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.