ID de l'article: 000079609 Type de contenu: Dépannage Dernière révision: 23/09/2011

Stratix réseaux d’horloge V incorrects

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le logiciel Quartus II ne modélise pas correctement le timing performances des réseaux d’horloge sur les périphériques Stratix V ES lorsque les deux les bords du signal d’horloge sont utilisés. Affecte l’ingénierie Stratix V exemple de périphériques.

    Résolution

    Reportez-vous à la fiche technique Stratix V pour connaître la fréquence d’horloge applicable limites dans ce cas.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.