ID de l'article: 000079556 Type de contenu: Dépannage Dernière révision: 23/11/2011

La simulation échoue avec les horloges PLL hors synchronisation pour les interfaces de mémoire externe UniPHY

Environnement

    Édition d'abonnement Intel® Quartus® II
    PLL
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Pendant la simulation, les horloges PLL perdre la synchronisation.

Résolution

Pour contourner ce problème, procédez comme suit :

  1. Dans l’éditeur de texte, ouvrez le fichier de conception et retirez la ligne suivante :coverage exclude_file
  2. Dans l’interface ALTPLL MegaWizard, activez Créer fichiers de sortie utilisant les paramètres PLL avancés et la détection de la puissance la PLL ().

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.