ID de l'article: 000079554 Type de contenu: Dépannage Dernière révision: 11/09/2012

Stratix contrôleur QDRII/SDRAM V au débit complet a-t-il un problème de fermeture du timing ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Oui, il est possible que vous constatiez des violations de synchronisation hors des cadres avec Stratix® V QDRII/ à taux plein. Ce problème sera résolu dans une version ultérieure du logiciel et de l’IP Quartus® II.
Résolution

Pour résoudre ce problème, dans le fichier SDC, localisez ces lignes :

si {} {

set_clock_uncertainty -à [get_clocks_*] -add-hold 0.200

set_clock_uncertainty -à [get_clocks_*] -add-hold 0.100

set_clock_uncertainty -à [get_clocks_*] -add-hold 0.160

}

et changez-les

si {} {

set_clock_uncertainty -à [get_clocks_*] -add-hold 0.400

set_clock_uncertainty -à [get_clocks_*] -add-hold 0.150

set_clock_uncertainty -à [get_clocks_*] -add-hold 0.225

 

set_clock_uncertainty -à [get_clocks_*] -add-setup 0.200

}

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® V GT
FPGA Stratix® V GS

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.