ID de l'article: 000079547 Type de contenu: Dépannage Dernière révision: 08/04/2013

Erreur: <design file="">:29:20 : expression « A_WE_StdLogicVector » invalide.</design>

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 11.0 SP1 du logiciel Quartus® II et les versions ultérieures, le fichier de script ..mig a créé pour le logiciel CADENCE Encounter Conformal Logical Equivalency Check (LEC) manque une ligne pour inclure le fichier altera_europa_support_lib.vhd. Cette ligne manquante peut entraîner l’erreur ci-dessus.

    Résolution

    Pour contourner ce problème, ajoutez la ligne d’option suivante à la read_design commande dans votre fichier de script .mhz.

    - map altera /libraries/vhdl/altera \

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.