ID de l'article: 000079510 Type de contenu: Dépannage Dernière révision: 27/06/2016

les modèles Arria 10, Arria V GZ et Stratix V PCI Express à l’aide de l’interface DMA Avalon-MM ou Avalon-MM qui utilise les signaux de configuration de la couche de transaction (tl_cfg_*) peuvent être suspendus

Environnement

    Édition d'abonnement Intel® Quartus® II
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

L’espace de configuration de la couche de transaction signale les données (tl_cfg*)poussés par l’IP dure pour PCI Express sont incorrectement échantillonnés dans la structure FPGA. Par conséquent, il est possible qu’une violation de la configuration ou de la durée de conservation se produise. Lla Le logiciel Quartus Prime ne signale pas la violation car cette voie multi-cycle n’est pas limitée. Si une violation du timing se produit, le système peut être suspendu.

Résolution

Ce problème est résolu dans la version 16.0.1 ou une version ultérieure du logiciel Quartus Prime.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.