Dans le Stratix® V Hard IP PCIe core v12.0, leclk fixe est piloté par l’entrée d’horloge de référence Serdes ref_clk directement, de sorte que le signal fixedclk_locked signal soit supprimé de la liste des ports.
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.