ID de l'article: 000079424 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quelle est la source d’alimentation des broches d’entrée de l’horloge dédiées Cyclone® II lorsqu’elles sont configurées pour la norme LVDS ou LVPECL E/S ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Lorsque Cyclone broches d’entrée de l’horloge dédiées II sont configurées pour la norme LVDS ou LVPECL E/S pour les opérations d’entrée, la mémoire tampon différentielle est alimentée par VCCINT, pas VCCIO.  Ainsi, le VCCIO n’a pas besoin d’être de 2,5 V lorsque vous utilisez les normes LVDS ou LVPECL E/S sur les broches d’entrée d’horloge dédiées pour les opérations d’entrée.

Produits associés

Cet article concerne 1 produits

FPGA Cyclone® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.