ID de l'article: 000079399 Type de contenu: Information et documentation de produit Dernière révision: 05/08/2015

Comment mettre à jour le tableau de hachage multidiffusion du cœur IP Ethernet à trois vitesses ?

Environnement

  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    À titre d’exemple, supposez que vous souhaitez que le cœur IP accepte les paquets avec une adresse de destination 01-1C-23-17-4A-CB. Le cœur IP représente ces bits d’adresse [47:0] dans l’ordre inverse, comme indiqué ci-dessous.

    Bits d’adresse 7:0 = 0x01 -> code de hachage bit 0 (adresse MAC XOR 7:0) = « 1 »
    Bits d’adresse 15:8 = 0x1C -> hash code 1 (adresse MAC XOR 15:8) = « 1 »
    Bits d’adresse 23:16 = 0x23 -> code de hachage bit 2 (adresse MAC XOR 23:16) = « 1 »
    Bits d’adresse 31:24 = 0x17 -> code de hachage bit 3 (adresse MAC XOR 31:24) = « 0 »
    Bits d’adresse 39:32 = 0x4A -> hash Code 4 (adresse MAC XOR 39:32) = « 1 »
    Bits d’adresse 47:40 = 0xCB -> code de hachage bit 5 (adresse MAC XOR 47:40) = « 1 »

    Par conséquent, le code de hachage de cet exemple est 0x37. Pour accepter les paquets avec cette adresse, définissez le bit 0 du registre de configuration de la table de hachage MultiCast à l'0x77 de 0x77 (0x40 0x37) à la valeur de 1.

    Produits associés

    Cet article concerne 39 produits

    FPGA Cyclone® III LS
    FPGA Stratix® IV E
    FPGA Cyclone® V GT
    FPGA Cyclone® III
    FPGA Stratix® V GX
    FPGA GX Cyclone® IV
    FPGA Cyclone® II
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA Stratix® V GS
    FPGA Stratix® II GX
    FPGA Stratix® II
    FPGA Arria® V GX
    FPGA Stratix® V GT
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGA Stratix® III
    FPGA Stratix® II GX
    FPGA Arria® II GX
    FPGA Intel® Arria® 10 GX
    FPGA Arria® II GZ
    FPGA Stratix® II GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Intel® Arria® 10 GX
    FPGA Stratix®
    CPLD MAX® V
    FPGA Stratix® GX
    FPGA Arria® GX
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® IV E
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST
    FPGA Cyclone®
    CPLD MAX® II
    FPGA Intel® MAX® 10
    CPLD MAX® II Z

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.