ID de l'article: 000079327 Type de contenu: Dépannage Dernière révision: 01/04/2013

Pourquoi les broches RREF sont-elles identifiées comme des broches GND dans le fichier pinout (.pin) des familles de périphériques Stratix V, Arria V et Cyclone V, même si j’utilise une mémoire PLL ?

Environnement

    Édition d'abonnement Intel® Quartus® II
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le fichier de brochage (nom .pin) créé par le logiciel Quartus® II identifie incorrectement les broches RREF comme broches GND dans les familles de périphériques Stratix® V, Arria® V et Cyclone® V, même si une PLL est utilisée dans votre conception.

Les broches RREF doivent être connectées à GND sur votre PCB à l’aide d’une résistance ohm 2K de précision telle que spécifiée dans les Directives de connexion des broches.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.