ID de l'article: 000079316 Type de contenu: Dépannage Dernière révision: 10/02/2016

Pourquoi les compteurs fPLL C ne sont-ils pas mis à jour correctement lors de la reconfiguration dynamique d’un Altera_PLL à l’aide de l’IP Altera_PLL_Reconfig ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors de l’utilisation de Altera_PLL_Reconfig, la logique de traduction du compteur physique C logique au compteur physique C peut cartographier incorrectement dans les versions 13.1 et antérieures du logiciel Quartus® II, ce qui entraîne la reconfiguration de l’IP sur le compteur physique incorrect.

Résolution

Désactivez la ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP affectation dans votre projet. Les versions actuelles du logiciel Quartus II doivent avoir cette affectation désactivée afin que les compteurs de sortie C soient mis à jour dynamiquement.  L’IP devrait être améliorée dans une version ultérieure du logiciel Quartus II pour vous permettre d’utiliser la ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP cession et la reconfiguration dynamique des compteurs de sortie C.

Vous pouvez vous référer à AN 661 : Implémentation de la reconfiguration PLL fractionnelle avec des ALTERA_PLL et des mégafunctions ALTERA_PLL_RECONFIG (PDF).

Produits associés

Cet article concerne 14 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.