ID de l'article: 000079291 Type de contenu: Dépannage Dernière révision: 18/07/2013

Existe-t-il un moyen de choisir le rang à étalonner en premier dans la conception SODIMM DDR3 à plusieurs rangs ?

Environnement

  • Logiciel de conception Intel® Quartus® Prime
  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Existe-t-il un moyen de choisir le rang à étalonner en premier dans la conception SODIMM DDR3 à plusieurs rangs ?

    Résolution

    Non, il n’y a aucun moyen de contrôler quel rang doit être calibré en premier. Pour la conception à plusieurs rangs, plusieurs rangs sont étalonnés en même temps dans certaines étapes d’étalonnage.

    Produits associés

    Cet article concerne 11 produits

    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SE
    FPGA SoC Arria® V SX
    FPGA Arria® V GZ
    FPGA Arria® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA SoC Cyclone® V ST
    FPGA Stratix® IV E
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.