ID de l'article: 000079289 Type de contenu: Messages d'erreur Dernière révision: 18/02/2014

AVERTISSEMENT : tentative de lecture à partir d’un emplacement non initialisé

Environnement

  • Logiciel Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’avertissement ci-dessus peut s’afficher lors de l’exécution d’une simulation DDR3 à double rang.

    Cet avertissement se produit pendant le processus d’initialisation et d’étalonnage de la mémoire. Les lectures non initialisées se produisent lorsque le séquenceur effectue des lectures factices pour basculer entre les registres d’ombres. Les opérations de lecture factice ne se produisent plus une fois le processus d’étalonnage de la mémoire terminé.

    Résolution

    Ces avertissements sont inoffensifs et doivent être ignorés. Les avertissements ne se produisent pas dans les cas à rang unique car les registres d’ombres sont désactivés dans ces conceptions.

    Produits associés

    Cet article concerne 19 produits

    FPGA Cyclone® V E
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Stratix® V GX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® III
    FPGA Stratix® IV E
    FPGA Stratix® II GT
    FPGA SoC Cyclone® V SE
    FPGA Stratix® II GX
    FPGA Stratix® V E
    FPGA Cyclone® V GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.