ID de l'article: 000079288 Type de contenu: Dépannage Dernière révision: 15/11/2013

Quelle est la taille du cache d’instructions du contrôleur DMA HPS dans Cyclone® périphériques SoC V et Arria® V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • DMA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La taille du cache d’instructions de l’IP Arm DMA-330 sur Cyclone® et Arria® série SoC V est de 512 octets.

    La taille de la ligne de cache est de 8 mots (4 octets chacun), ce qui entraîne une taille de ligne de 32 octets.

    Il y a un total de 16 lignes de cache, ce qui donne un total de 512 octets.

    Résolution

    Ces informations ont été ajoutées dans Cyclone manuels de référence technique V et Arria V HPS.

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Cyclone® V SE
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.