ID de l'article: 000079260 Type de contenu: Information et documentation de produit Dernière révision: 18/01/2016

Comment m’identifier si un PCIe HIP autonome entre dans l’état L0 avant la fin de la configuration complète de l’infrastructure ?

Environnement

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le PCI autonome® L’IP dure Express est capable d’atteindre l’état LTSSM L0 avant le chargement de toute la FPGA fabric.

    Observez l’état LTSSM du cœur IP PCIe à l’aide de SignalTap™ II avec déclenchement power-up. Ce déclenchement power-up affichera l’état de l’IP dur LTSSM au moment où la configuration complète de l’infrastructure est terminée. Par conséquent, tous les états LTSSM antérieurs doivent avoir été atteints avant la configuration du fabric.

    Pour plus de détails sur SignalTap II avec déclenchement Power-Up, consultez le document suivant :

    Produits associés

    Cet article concerne 15 produits

    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 GX
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.