ID de l'article: 000079225 Type de contenu: Dépannage Dernière révision: 04/09/2013

Dois-je définir le bit TD dans le premier modèle de l’embase PCI Express TLP pour générer et transmettre ECRC ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Le cœur IP dur PCI Express® nécessite que la couche d’application définisse le bit TD pour chaque embase TLP transmise.
Résolution Assurez-vous que le bit TD de l’en-tête TLP est défini par la couche d’application lorsque la génération et le forwarding ECRC sont activés.

Produits associés

Cet article concerne 16 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA GX Cyclone® IV
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® II GX
FPGA Arria® II GX
FPGA Stratix® II GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.