ID de l'article: 000079211 Type de contenu: Messages d'erreur Dernière révision: 30/07/2013

Erreur (132003) : Exécutez l’analyse et la synthèse (quartus_map) avec le nom de l’entité de haut niveau avant d’exécuter le logiciel Quartus II actuel

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque vous exécutez l’outil Altera_fPLL_Usage_Evaluation_Tool, vous pouvez voir ce message d’erreur. 

 

Voici quelques raisons possibles :

1. Le projet n’est pas compilé.

2. Il y a un problème avec le nom du projet.

         a) typo dans le nom du projet

b) le nom du projet n’est pas le même que le nom de haut niveau

3. Vous n’avez pas exécuté le script dans le dossier du projet.

Résolution

1. Assurez-vous que le projet est compilé (y compris la synthèse, le fitter et l’analyse du timing).

2. Assurez-vous que le nom du projet est correctement tapé :

a) identique au nom de haut niveau ou

         b) utilisez l’option de révision pour spécifier le nom de haut niveau du projet.

3. Exécutez le script tcl dans le dossier du projet ou tapez le chemin d’accès complet du répertoire du projet.

Produits associés

Cet article concerne 11 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.