Le manuel du périphérique correspondant fournira des informations sur le nombre maximum de groupes DQ/DQS autorisés par côté. Le manuel vous indiquera également le nombre maximum de broches de données par groupe DQ/DQS pour le type particulier de technologie mémoire que vous utilisez. Ces données vous permettent de déterminer la taille maximale d’une interface que vous pouvez avoir d’un côté de l’FPGA.
Si vous souhaitez mettre en œuvre une interface hybride sur laquelle vous avez des broches de données sur plusieurs faces du FPGA, vous déterminez les broches auxquelles la DLL peut se connecter et modifiez vos calculs en conséquence.
Par exemple, avec Stratix® IV, le manuel chapitre Interfaces de mémoire externe dans Stratix périphériques IV (PDF), le tableau 7-7 de la page 36 indique que la DLL1 peut se connecter à toutes les banques qui sont adjacentes à celle-ci (ie. Banques 1A, 1B, 1C, 2A, 2B, 2C,7A, 7B, 7C et ,8A, 8B et 8C).
Le Guide de l’utilisateur de l’interface megafunction de la mémoire externe PHY (Altmemphy) (PDF) vous donne également les informations sur la largeur de données maximale prise en charge par l’interface mémoire pour tous les contrôleurs mémoire (la largeur de données maximale est de 288 bits).