ID de l'article: 000079148 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi des fichiers Hex manquants alors que je simule le contrôleur SDRAM DDR3 avec UniPHY ?

Environnement

  • ModelSim*-logiciel Intel® FPGA Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La simulation d’un contrôleur SDRAM DDR2 ou DDR3 SDRAM avec UniPHY dans le contrôleur de version 11.0 entraîne les trois messages d’erreur suivants :

    # ERREUR : ne peut pas lire la hiérarchie_ram_a.hex. #

    # ERREUR : ne peut pas lire la hiérarchie_ram_b.hex. #

    # ERREUR : ne peut pas lire la hiérarchie_ociram_default_contents.hex. #

    Les fichiers hex ne se trouvent pas dans le répertoire du projet de simulation dans lequel la simulation est exécutée. Ces erreurs n’ont aucun effet sur la simulation et la simulation continuera à s’exécuter sans aucun problème.

    La solution consiste à copier les fichiers hex du répertoire des sous-modèles de simulation au répertoire du projet de simulation.

    Pour la conception de l’exemple de contrôleur, le répertoire de projet de simulation est

    core_example_design/simulation/simulation/modelsim

    et le répertoire des sous-modèles de simulation est

    _example_design/simulation/_example_sim/sous-modules decœur.

    Ce problème sera résolu dans la version future du Quartus® Logiciel II.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® IV E

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.