ID de l'article: 000079146 Type de contenu: Dépannage Dernière révision: 27/08/2013

Guide de l’utilisateur de la mémoire tampon d’E/S (ALTIOBUF) megafunction : problèmes connus

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Problème 75663, version 3.0

Tableau 2-1 : Le mode différentiel n’est pas disponible pour les périphériques Cyclone® III, Cyclone IV et Cyclone V.  Cela est incorrect ; cette option est disponible pour toutes les familles qui prennent en charge la mégafunction ALTIOBUF.

Problème 379237, version 10.1

Les valeurs des cellules de retard IOE ne sont pas correctes pour les périphériques Stratix V. Pour plus d’informations sur le nombre de paramètres de la chaîne de retard, le décalage minimum et le retard progressif pour les cellules de retard IOE, reportez-vous au retard programmable IOE pour les périphériques Stratix V dans les caractéristiques cc et de commutation des périphériques Stratix V (PDF).

Résolution

.

Produits associés

Cet article concerne 5 produits

FPGA Stratix® V
FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.