ID de l'article: 000079112 Type de contenu: Dépannage Dernière révision: 24/10/2011

Qsys (Beta) ne prend pas en charge tous les composants PLL SOPC Builder existants

Environnement

    Édition d'abonnement Intel® Quartus® II
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Qsys ne prend pas en charge les anciens composants PLL SOPC Builder, sauf ceux dont la fréquence d’entrée est de 50 MHz. Générer une conception qui comprend une ancienne PLL dont la fréquence d’entrée n’est pas définie à 50 MHz échoue avec une erreur similaire à celle suivante :

Error: altera_avalon_pll_khh3cm2h: CLock yyclock_inclk0 of frequency 50.000 MHz driving the PLL module conflicts with the PLL inclock of frequency 125.000 MHz.

Résolution

Si vous souhaitez configurer un PLL avec une autre fréquence d’entrée plus de 50 MHz, remplacez le PLL SOPC Builder par un Avalon ALTPLL.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.