ID de l'article: 000079100 Type de contenu: Information et documentation de produit Dernière révision: 31/01/2013

Comment inférer le pré-adder dans le bloc DSP de précision variable d’un périphérique Cyclone V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour inférer le pré-adder dans le bloc DSP de précision variable des familles de périphériques Arria® V, Cyclone® V et Stratix® V, veillez à redimensionniser vos entrées de données au pré-adder d’un bit supplémentaire pour tenir compte de la charge dans la fonction de pré-adder.

Résolution

Pour voir un exemple de ce à quoi cela peut ressembler, utilisez les modèles logiciels Quartus II disponibles dans le modèle d’insertion > Modifier... > VHDL > des conceptions complètes > les fonctions Arithmétiques > DSP (Stratix-V, Arria-V et Cyclone-V).  Sélectionnez l’un des modèles multiplicateurs possédant des en-avant-addeurs, par exemple Multiplicateur avec Un adroit à partir du modèle Pre-Adder.

Ces mêmes modèles sont également disponibles via les modèles Verilog.

Produits associés

Cet article concerne 9 produits

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.