ID de l'article: 000079099 Type de contenu: Dépannage Dernière révision: 27/02/2015

Erreur (16270) : les 2 IOPL non fusionables suivants pilotent le bloc clkctrl

Environnement

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez recevoir ce message d’erreur dans le logiciel Quartus® II si vous alimentez les sorties de deux IOPL dans un bloc de contrôle de l’horloge (ALTCLKCTRL), dans Arria® 10 périphériques.

Dans Arria 10 périphériques, les tuiles d’E/S ne contiennent qu’une seule PLL chacun.  Un bloc de contrôle de l’horloge ne peut sélectionner qu’à partir de sources d’horloge locales, de sorte que si Quartus II ne peut pas combiner les IOPLs dans un seul emplacement, cette erreur sera indiquée.

Résolution

Si vous devez alimenter les sorties provenant de plusieurs PLL dans un bloc de contrôle de l’horloge, envisagez d’utiliser des fPLLs, car il y a deux fPLLs dans une vignette HSSI.

Produits associés

Cet article concerne 3 produits

FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.