ID de l'article: 000079092 Type de contenu: Dépannage Dernière révision: 14/08/2013

Pourquoi le port ff_tx_crc_fwd ne figure-t-il pas dans l’IP TSE lorsqu’il est mis en œuvre dans Qsys ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le port ff_tx_crc_fwd n’est pas disponible lors de l’utilisation de l’IP TSE (Triple Speed Ethernet) au sein de Qsys. Ce signal est lié en interne à une valeur de 1'b0 au sein de l’IP.

    Toutefois, le calcul et l’insertion du CRC peuvent toujours être activés ou désactivés sur le chemin de données TX via l’option OMIT_CRC du registre tx_cmd_stat (adresse : 0x3A, bit 17).

    Résolution À partir de la version v13.0 du logiciel Quartus® II, Qsys génère tous les signaux IP TSE.

    Produits associés

    Cet article concerne 27 produits

    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® IV E
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST
    FPGA Cyclone® III LS
    FPGA Stratix® IV E
    FPGA Cyclone® V GT
    FPGA Cyclone® III
    FPGA Stratix® V GX
    FPGA GX Cyclone® IV
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA Stratix® V GS
    FPGA Stratix® II GX
    FPGA Stratix® II
    FPGA Arria® V GX
    FPGA Cyclone® II
    FPGA Stratix® V GT
    FPGA Arria® V GT
    FPGA Stratix® III
    FPGA Arria® II GX
    FPGA Arria® II GZ
    FPGA Stratix® II GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.