ID de l'article: 000078983 Type de contenu: Dépannage Dernière révision: 23/05/2016

Quelle est l’IP PHY native pour FPGA fréquences d’horloge fabric du périphérique Arria 10 lorsqu’elle est configurée pour PCI Express Gen1, Gen2 ou Gen3 PIPE ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour PCI Express Gen1 PIPE, la fréquence d’horloge ip PHY FPGA fabric Arria® 10 périphériques est les suivantes :

  • 250 MHz si le serializer et le deserializer des octet sont désactivés
  • 125 MHz si le s serializer et le desserializer des octet sont réglés sur x2

Pour PCI Express Gen2 PIPE, la fréquence d’horloge de l’ip PHY FPGA fabric Arria 10 périphériques est les suivantes :

  • 125 MHz si le débit de la voie est défini sur Gen1 (2 500 Mbit/s)
  • 250 MHz si le débit de la voie est défini sur Gen2 (5 000 Mbit/s)

Pour PCI Express Gen3 PIPE, reportez-vous au tableau « Débits d’horloge PCS 32 bits PIPE Gen3 32 bits » dans leGuide de l’utilisateur PHY de l’émetteur-récepteur Arria 10 (PDF).

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.