ID de l'article: 000078980 Type de contenu: Information et documentation de produit Dernière révision: 11/08/2012

Comment créer un bitstream de configuration compressé pour profiter de la fonction de décompression sur puce de mon Cyclone FPGA ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Cyclone FPGAs peut recevoir des données de configuration compressées et décompresser ces données à la volée pendant la configuration. Cette fonctionnalité est activée en générant un fichier de programmation/bitstream de configuration compressé à partir du Quartus®Versions II 2.2 SP1 et versions ultérieures.

Il existe deux façons d’activer la compression dans Cyclone :

  1. Sous Affectations -> Device -> Device & Pin Options ->'onglet général, activez la case à cocher Générer du flux bit compressé.
  2. Une autre méthode consiste à :
    1. Ouvrez un fichier - > convertir des fichiers de programmation
    2. Sélectionnez un périphérique de configuration série (EPCS1 ou EPCS4)
    3. Sélectionnez Ajouter un fichier et ajouter Cyclone fichier SOF
    4. Sélectionnez le nom du fichier que vous avez ajouté et cliquez sur Propriétés
    5. Activer la case à cocher Compression

Produits associés

Cet article concerne 1 produits

FPGA Cyclone®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.