ID de l'article: 000078973 Type de contenu: Dépannage Dernière révision: 02/09/2014

Y a-t-il des restrictions sur la source d’horloge de référence à utiliser pour la PLL CMU sur Arria les périphériques V GT lorsqu’ils fonctionnent à des débits de données > 6,5536 Gbit/s ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, comme le montre le tableau 2-1 de la section Clocking de l’émetteur-récepteur du manuel Arria® V, lorsque l’on utilise la PLL CMU à des débits de données > 6,5536 Gbit/s sur Arria périphériques V GT, la broche d’horloge de référence dédiée au sein du même triplet que la CMU PLL prévue réside doit être utilisée comme source d’horloge de référence.

Le logiciel Quartus® II vous permettra de compiler la conception lorsqu’une autre horloge de référence provient du réseau d’horloge de référence, mais cela n’est pas optimal. La broche d’horloge de référence dédiée du triplet doit être utilisée pour des performances de jitter optimales.

Produits associés

Cet article concerne 1 produits

FPGA Arria® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.