ID de l'article: 000078968 Type de contenu: Dépannage Dernière révision: 27/08/2013

Quel bloc IP dur PCI Express prend en charge la configuration sur PCI Express (CvP) sur Stratix® périphériques V GX/GS et GT ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

L’IP dure PCI Express associée au bloc d’émetteur-récepteur B0L prend en charge CVP sur Intel® Stratix® les périphériques V GX, GS et GT.

 

Résolution

L’IP dure PCI Express associée au bloc d’émetteur-récepteur B0L prend en charge CVP sur Intel® Stratix® les périphériques V GX, GS et GT.

Produits associés

Cet article concerne 3 produits

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.