ID de l'article: 000078961 Type de contenu: Information et documentation de produit Dernière révision: 25/04/2014

Comment les broches DCLK et DATA doivent-ils être connectées lors de l’utilisation du HPS pour configurer le composant FPGA dans les périphériques SoC Arria V ou Cyclone V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous configurez un SoC Arria® V ou Cyclone® périphérique de SoC V à l’aide du HPS, les broches de données de configuration peuvent être abandonnées. La broche DCLK ne doit pas être déconnectée et doit être connectée à VCCPGM ou GND en supposant que cette broche n’est pas utilisée pour l’initialisation du périphérique.

    Résolution

     

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.