ID de l'article: 000078950 Type de contenu: Dépannage Dernière révision: 12/10/2011

Les conceptions VHDL ciblant Stratix les périphériques V ne peuvent pas être simulées par les versions 6.6c et 6.6d du logiciel ModelSim-Altera Starter Edition

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans le logiciel ModelSim-Altera Starter Edition Versions 6.6c et 6.6d, conceptions en VHDL ciblant Stratix les périphériques V ne peut pas être simulé. Ce problème n’affecte pas le modelSim-Altera Logiciel Edition. En raison de ce problème, il est possible que vous voyiez des erreurs similaires aux éléments suivants :

    # ALTERA version supports only a single HDL # ** Fatal: (vsim-3512) Instantiation of "stratixv_ds_coef_sel" failed. Unable to check out Verilog simulation license.

    Résolution

    Simulez la conception avec Verilog HDL ou utilisez le modelSim-Altera Version 6.6d du logiciel Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.