ID de l'article: 000078928 Type de contenu: Dépannage Dernière révision: 07/11/2013

Pourquoi les performances de synchronisation sont-elles dégradées pour la logique générée par Qsys dans la version 13.0 du logiciel Quartus II par rapport aux versions précédentes ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 13.0 du logiciel Quartus® II, il est possible que le timing soit dégradé si le système possède des adaptateurs largeur dans les fichiers HDL de synthèse générés lorsque les systèmes Qsys sont migrés vers la version plus récente. Cette dégradation des performances est due à un problème dans la logique d’interconnexion IP de la carte de largeur.

    Résolution

    Pour éviter ce problème, passez au logiciel Quartus II version 13.0 SP1 où le problème a été résolu. Rouvrez votre système Qsys, mettez à niveau l’IP d’interconnexion et remplacez le HDL de synthèse.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.