ID de l'article: 000078906 Type de contenu: Dépannage Dernière révision: 24/02/2014

Errata — Modèle de synchronisation Stratix V connu sous la version 12.1 SP1 du logiciel Quartus II.

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les modèles de synchronisation des périphériques Stratix® V ont été mis à jour dans la version 13.0 du logiciel Quartus® II pour résoudre les problèmes de la version 12.1 SP1. Ces modifications affectent tous les appareils Stratix V, y compris les périphériques dont le timing avait été désigné « Final » dans les versions précédentes du logiciel Quartus II.

    Pour plus d’informations sur les changements de modèle de synchronisation dans d’autres versions du logiciel Quartus II, reportez-vous à la section Solutions connexes ci-dessous.

    L’entrée M20K clr n’est pas analysée dans certains cas

    clrL’entrée des mémoires M20K, lorsqu’elle est pilotée directement par une mémoire tampon d’horloge globale, régionale ou démente, n’est pas analysée par l’analyseur de synchronisation TimeQuest dans la version 12.1 SP1 du logiciel Quartus II et les versions antérieures.

    Les retards de logique et de routage ont des erreurs mineures

    Une erreur logicielle dans la version 12.1 SP1 du logiciel Quartus II et antérieure a causé des erreurs mineures de modélisation de synchronisation pour certains retards de logique et de routage (généralement <20 ps).

    Résolution

    Les modèles de synchronisation ont été mis à jour dans la version 13.0 du logiciel Quartus II et dans la version 12.1 SP1 du logiciel Quartus II, correctif 1.dp7. Si vous utilisez actuellement le logiciel Quartus II version 12.1 SP1, vous pouvez utiliser le correctif de version 1.dp7 pour continuer votre travail sans avoir besoin de générer à nouveau votre IP. Le correctif 1.dp7 peut être téléchargé à partir de la solution connexe ci-dessous. La version 13.0 du logiciel Quartus II possède des fonctionnalités en plus des modifications apportées au modèle de synchronisation de la version 12.1 SP1 du correctif 1.dp7.

    Si votre conception utilise la mémoire M20K avec Clr entrée pilotée par une mémoire tampon d’horloge, ou si vous déboguez un problème qui pourrait être lié à la synchronisation même si l’analyseur de synchronisation TimeQuest ne signale aucune erreur de synchronisation, ré-exécutez l’analyse de synchronisation dans la version 13.0 du logiciel Quartus II ou la version 12.1 SP1 avec le correctif 1.dp7 comme suit :

    • Sauvegardez la base de données de conception.
    • Ouvrez la conception dans la version antérieure du logiciel Quartus II, puis exportez la base de données. Dans le menu Du projet, cliquez sur Base de données d’exportation. Lorsque vous y êtes invité, exportez la base de données vers le répertoire export_db suggéré.
    • Démarrez le logiciel Quartus II version 13.0 ou la version 12.1 SP1 avec le correctif 1.dp7.
    • Ouvrez le projet. Lorsque vous êtes invité à remplacer ou non l’ancienne version de la base de données, cliquez sur Ouiet importez la base de données dans le répertoire export_db.
    • Exécutez l’analyseur de synchronisation TimeQuest sur la conception.

    En cas de violations de synchronisation, exécutez le Fitter dans la version 13.0 du logiciel Quartus II ou la version 12.1 SP1 avec le correctif 1.dp7 pour fermer le timing de la conception.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.