Non.
Pendant les tests CBB, l’utilisateur doit définir test_in[32]=1,test_in[6]=0 et passer au mode PCIe® Gen1 et Gen2 en utilisant test_in[5] bit. La conception par exemple qui montre comment mettre en œuvre les tests CBB peut être obtenue à partir de la conception d’exemple DMA PCIe Chaining et à l’aide du module altpcierd_complaince_test.v(hd).
Le port testin[5] doit être revendiqué pour un minimum de 16 ns et moins de 24 ms et cette exigence est implémentée par le biais du module altpcierd_complaince_test.v(hd).
Lors d’un fonctionnement normal, l’utilisateur doit définir test_in[32]=0, test_in[5]=1 et test_in[6]=0.
Mises à jour comme suit :
Non, le compilateur IP pour PCIe ne prend pas en charge la détection automatique du mode conformité.
Pour les tests CBB de 1e génération, l’utilisateur doit définir test_in[32]=1 et test_in[6]=0.
Pour les tests CBB de 2e génération, l’utilisateur doit définir test_in[32]=1, test_in[6]=0 et utiliser test_in[5] pour passer à l’aide des modèles de conformité PCIe Gen1 et Gen2.
La conception d’exemple de DMA PCIe Chaining contient un module qui montre comment mettre en œuvre la logique pour les tests CBB. Ce module est nommé altpcierd_compliance_test.v(hd).
Le port test_in[5] doit être revendiqué pour un minimum de 16 ns et moins de 24 ms et cette exigence est implémentée par le biais du module altpcierd_complaince_test.v(hd).
Lors d’un fonctionnement normal, l’utilisateur doit définir test_in[32]=0, test_in[5]=1 et test_in[6]=0.