ID de l'article: 000078806 Type de contenu: Dépannage Dernière révision: 04/10/2016

Les registres sts_err_addr* et les registres sts_corr_dropped_addr sont-ils pris en charge par les registres MMR Arria 10 EMIF (non HPS) liés à l’ECC ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, les registres sts_err_addr* et sts_corr_dropped_addr sont pris en charge.

À l’adresse de registre MMR 145, le sts_err_addr* est un registre 32 bits et est l’adresse de la plus récente erreur single-bit (SBE) ou d’erreur double bit (DBE).
À l’adresse de registre MMR 146, le sts_corr_dropped_addr est un registre 32 bits et est l’adresse de la commande de correction la plus récente abandonnée.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.