ID de l'article: 000078777 Type de contenu: Information et documentation de produit Dernière révision: 04/03/2015

Comment lire les registres des compteurs 36 bits de cœur IP à faible latence 10 GbE et faible latence 40 - 100 GbE MAC pour obtenir une valeur en contre-valeur correcte ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour lire les registres 36 bits dans les cœurs IP MAC à faible latence (10, 40 et 100 GbE), lisez tout d’abord les cœurs 32 bits inférieurs, suivis du 4 bits supérieur.

Pour les registres de compteurs auto-transparents (RC), tels que les compteurs basés sur des registres, les 32 bits inférieurs doivent d’abord être lus, suivis par le 4 bits supérieur pour obtenir des valeurs correctes.

Pour les registres de compteurs non auto-transparents tels que les compteurs basés sur la mémoire, lorsque les 32 bits inférieurs sont lus, les 4 bits supérieurs sont capturés. Par conséquent, l’inadéquation des valeurs inférieures de 32 bits et de 4 bits supérieures due au transport vers le 4 bits supérieur pendant la lecture du compteur ne se fera pas.

 

 

Produits associés

Cet article concerne 10 produits

FPGA Arria® V GZ
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Intel® Stratix® 10 GX
FPGA SoC Intel® Stratix® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.